Dades del Projecte Proposat

  Informació adicional del PFC   


Titol Projecte:  PRÀCTIQUES PER L’APRENETATGE DEL DISSENY LÒGIC EN LLENGUATGE VHDL
Director:  Cañellas Alberich, Nicolau ;  
Titulació:  GEEIA
Alumne:   
Tipus projecte:  Suport docència
Tipus treball:  Simulació/Software
Temàtica:  Components i Subsistemes

Objectius
Procès de desenvolupament
  • Dissenyar un conjunt de pràctiques d'Electrònica Digital
  • Fer dissenys senzills en VHDL
  • Programar una placa amb una FPGA de Xilinx